


A.1 引言


本附录介绍了数字系统设计中的实际问题。理解本书其余部分并不需要这些内容；然而，它旨在揭开构建真实数字系统过程的神秘面纱。此外，我们认为理解数字系统的最佳方式是在实验室中亲自构建并调试它们。

数字系统通常采用一个或多个芯片构建。一种策略是连接多个包含独立逻辑门或更大元件（如算术/逻辑单元或存储器）的芯片。另一种是使用可编程逻辑，其中包含可被编程以执行特定逻辑功能的通用电路阵列。第三种则是设计包含系统所需特定逻辑的定制集成电路。这三种策略在成本、速度、功耗和设计时间上各有权衡，后续章节将对此进行探讨。本附录还将考察电路的物理封装与组装、连接芯片的传输线，以及数字系统的经济学。

A.2 74xx逻辑

在20世纪70年代和80年代，许多数字系统由简单芯片构建而成，每个芯片仅包含少量逻辑门。例如，7404芯片包含六个非门，7408包含四个与门，7474包含两个触发器。这些芯片统称为74xx-series逻辑。它们由多家制造商销售，通常每个芯片售价10至25美分。如今这些芯片已基本过时，但由于价格低廉且易于使用，仍可用于简单的数字系统或课堂项目。74xx系列芯片通常以14引脚dual inline packages（DIPs）形式出售。

Application Software	
Operating Systems	
Architecture	
Micro-architecture	
Logic	
Digital Circuits	
Analog Circuits	
Devices	
Physics	



74LS04反相器芯片采用14引脚双列直插封装。型号位于第一行。LS表示逻辑系列（参见A.6节）。后缀N表示DIP封装。大写的S是制造商Signetics的标识。底部两行乱码是表示芯片生产批次的代码。

A.2.1 逻辑门

图eA.1展示了包含基本逻辑门的多种常用74xx系列芯片的引脚图。这些芯片有时被称为*small-scale integration* (SSI) 芯片，因为它们由少量晶体管构成。14引脚封装通常在顶部有一个凹口或左上角有一个圆点来指示方向。引脚从左上角开始编号为1，并沿封装逆时针排列。芯片需要在引脚14和7分别接收电源 ($V_{DD} = 5\text{ V}$) 和接地 ($GND = 0\text{ V}$)。芯片上逻辑门的数量由引脚数决定。请注意，7421芯片的引脚3和11未连接 (NC)。7474触发器具有常规的D、CLK和Q端子。它还有一个互补输出 $\bar{Q}$ 。此外，它接收异步置位（也称为预设，或PRE）和复位（也称为清零，或CLR）信号。这些信号为低电平有效；换句话说，当PRE = 0时触发器置位，当CLR = 0时复位，当PRE = CLR = 1时正常工作。低电平有效信号在文本中常写作CLRb或CLRbar。

A.2.2 其他函数

74xx系列还包括一些更为复杂的逻辑功能，如图eA.2和图eA.3所示。这些被称为*medium-scale integration* (MSI) 芯片。大多数采用更大的封装以容纳更多输入和输出。每个芯片的右上角和左下角仍分别提供电源和接地。每个芯片都附有通用功能描述。完整描述请参阅制造商的数据手册。

A.3 可编程逻辑

*Programmable logic*可由配置为执行特定逻辑功能的电路阵列组成。我们已经介绍了三种可编程逻辑形式：可编程只读存储器（PROM）、可编程逻辑阵列（PLA）和现场可编程门阵列（FPGA）。本节将展示每种形式的芯片实现。这些芯片的配置可通过熔断片上熔丝来连接或断开电路元件完成。这被称为*one-time programmable* (OTP) 逻辑，因为一旦熔丝被熔断，就无法恢复。或者，配置可以存储在可随时重新编程的存储器中。可重新编程逻辑在实验室中非常方便，因为在开发过程中同一芯片可以重复使用。

A.3.1 PROMs

如第5.5.7节所述，PROM可用作查找表。一个 2^N 字 $\times$ M位的PROM可被编程以执行任意





图 eA.1 常见的74xx系列逻辑门



Four 2:1 Multiplexers

D1:0: data

S: select

Y: output

Gb: enable

always_comb

if (Gb) 1Y = 0;

else 1Y = S ? 1D[1] : 1D[0];

if (Gb) 2Y = 0;

else 2Y = S ? 2D[1] : 2D[0];

if (Gb) 3Y = 0;

else 3Y = S ? 3D[1] : 3D[0];

if (Gb) 4Y = 0;

else 4Y = S ? 4D[1] : 4D[0];

74157 2 :1 Mux

A0

A1

A2

G2A

G2B

G1

Y7

GND

16

15

14

13

12

11

10

9

VDD

Y0

Y1

Y2

Y3

Y4

Y5

Y6

3:8 Decoder

A2:0: address

Yb7:0: output

G1: active high enable

G2: active low enables

g1 g2A g2B A2:0 Y7:0

0 x x xxx 11111111

1 1 x xxx 11111111

1 0 1 xxx 11111111

1 0 0 000 11111110

1 0 0 001 11111101

1 0 0 010 11111011

1 0 0 011 11110111

1 0 0 100 11101111

1 0 0 101 11011111

1 0 0 110 10111111

1 0 0 111 01111111

74138 3:8 Decoder

CLR

CLK

D0

D1

D2

D3

ENP

GND

16

15

14

13

12

11

10

9

VDD

RCO

Q0

Q1

Q2

Q3

ENT

LOAD

4-bit Counter

CLK: clock

Q3:0: counter output

D3:0: parallel input

CLRb: async reset (161)

CLRb: sync reset (163)

LOADb: load Q from D

ENP, ENT: enables

RCO: ripple carry out

always_ff @(posedge CLK) // 74163

if (~CLRb) Q <= 4'b0000;

else if (~LOADb) Q <= D;

else if (ENP & ENT) Q <= Q+1;

assign RCO = (Q == 4'b1111) & ENT;

74161 /163 Counter

1EN

1A0

2Y3

1A1

2Y2

1A2

2Y1

1A3

1Y0

GND

20

19

18

17

16

15

14

13

12

11

VDD

2EN

1Y0

2A3

1Y1

2A2

1Y2

2A1

1Y3

2A0

8-bit Tristate Buffer

A3:0: input

Y3:0: output

ENb: enable

assign 1Y =

1ENb ? 4'bzzzz : 1A;

assign 2Y =

2ENb ? 4'bzzzz : 2A;

74244 Tristate Buffer

EN

Q0

D0

D1

Q1

Q2

D2

D3

Q3

GND

20

19

18

17

16

15

14

13

12

11

VDD

Q7

D7

D6

Q6

Q5

D5

D4

Q4

CLK

8-bit Enableable Register

CLK: clock

D7:0: data

Q7:0: output

ENb: enable


always_ff @(posedge CLK)

if (~ENb) Q <= D;

74377 Register

注意：SystemVerilog变量名不能以数字开头，但图eA.2示例代码中的名称选择是为了与制造商的数据手册保持一致。


图eA.2 中规模集成芯片




7447 7-Segment Decoder

7-segment Display Decoder

$D_{3:0}$: data
 $a...f$: segments
 (low = ON)
 LTb : light test
 $RBIb$: ripple blanking in
 $RBOb$: ripple blanking out



$\overline{RBO}$	$\overline{LT}$	$\overline{RBI}$	$D_{3:0}$	$\overline{a}$	$\overline{b}$	$\overline{c}$	$\overline{d}$	$\overline{e}$	$\overline{f}$	$\overline{g}$
0	x	x	x	1	1	1	1	1	1	1
1	0	x	x	0	0	0	0	0	0	0
x	1	0	0000	1	1	1	1	1	1	1
1	1	1	0000	0	0	0	0	0	0	1
1	1	1	0001	1	0	0	1	1	1	1
1	1	1	0010	0	0	1	0	0	1	0
1	1	1	0011	0	0	0	0	1	1	0
1	1	1	0100	1	0	0	1	1	0	0
1	1	1	0101	0	1	0	1	0	0	0
1	1	1	0110	1	1	0	0	0	0	0
1	1	1	0111	0	0	0	1	1	1	1
1	1	1	1000	0	0	0	0	0	0	0
1	1	1	1001	0	0	0	1	1	0	0
1	1	1	1010	1	1	1	0	0	1	0
1	1	1	1011	1	1	0	0	1	1	0
1	1	1	1100	1	0	1	1	1	0	0
1	1	1	1101	0	1	1	0	1	0	0
1	1	1	1110	0	0	0	1	1	1	1
1	1	1	1111	0	0	0	0	0	0	0




7485 Comparator

4-bit Comparator

$A_{3:0}, B_{3:0}$: data
 rel_{in} : input relation
 rel_{out} : output relation

```
always_comb
  if (A > B | (A == B & AgtBin)) begin
    AgtBout = 1; AeqBout = 0; AltBout = 0;
  end
  else if (A < B | (A == B & AltBin)) begin
    AgtBout = 0; AeqBout = 0; AltBout = 1;
  end else begin
    AgtBout = 0; AeqBout = 1; AltBout = 0;
  end
end
```



74181 ALU


4-bit ALU

$A_{3:0}, B_{3:0}$: inputs
 $Y_{3:0}$: output
 $F_{3:0}$: function select
 M : mode select
 Cb_n : carry in
 Cb_{nplus4} : carry out
 $AeqB$: equality
 (in some modes)
 X, Y : carry lookahead
 adder outputs

```
always_comb
  case (F)
    0000: Y = M ? ~A : A + ~Cbn;
    0001: Y = M ? ~(A | B) : A + B + ~Cbn;
    0010: Y = M ? (~A) & B : A + ~B + ~Cbn;
    0011: Y = M ? 4'b0000 : 4'b1111 + ~Cbn;
    0100: Y = M ? ~(A & B) : A + (A & ~B) + ~Cbn;
    0101: Y = M ? ~B : (A | B) + (A & ~B) + ~Cbn;
    0110: Y = M ? A ^ B : A - B - Cbn;
    0111: Y = M ? A & ~B : (A & ~B) - Cbn;
    1000: Y = M ? ~A + B : A + (A & B) + ~Cbn;
    1001: Y = M ? ~(A ^ B) : A + B + ~Cbn;
    1010: Y = M ? B : (A | ~B) + (A & B) + ~Cbn;
    1011: Y = M ? A & B : (A & B) + ~Cbn;
    1100: Y = M ? 1 : A + A + ~Cbn;
    1101: Y = M ? A | ~B : (A | B) + A + ~Cbn;
    1110: Y = M ? A | B : (A | ~B) + A + ~Cbn;
    1111: Y = M ? A : A - Cbn;
  endcase
```

图 eA.3 更多中规模集成 (MSI) 芯片

图 eA.4 2764 8 KiB EPROM



N 个输入和 M 个输出的组合函数。设计更改仅涉及替换PROM的内容，而非重新连接芯片之间的线路。查找表对于小型函数很有用，但随着输入数量的增加，其成本会变得过高。

例如，经典的2764 8-KiB（64-kib）可擦除可编程只读存储器（EPROM）如图eA.4所示。该EPROM有13条地址线用于指定8 Ki字中的一个，以及8条数据线用于读取该字处的数据字节。要读取数据，必须同时使能芯片使能和输出使能。最大传播延迟为200 ps。在正常操作中，PGM = 为1，VPP不使用。EPROM通常在专用编程器上编程，该编程器将PGM = 设为0，向VPP施加13 V电压，并使用特殊输入序列来配置存储器。

现代PROM在概念上类似，但容量更大、引脚更多。闪存是最便宜的PROM类型，2021年每GB售价约0.10美元。历史上，价格每年下降30%至40%。

A . 3 . 2 可编程逻辑阵列

如第5.6.1节所述，PLA包含与平面和或平面，用于计算任何以乘积和形式编写的组合函数。与平面和或平面可采用与PROM相同的技术进行编程。PLA每个输入对应两列，每个输出对应一行，每个最小项对应一行。对于许多函数而言，这种结构比PROM更高效，但对于具有大量输入/输出和最小项的函数，阵列规模仍会变得过大。

许多不同的制造商已经扩展了基本的PLA概念，构建了包含寄存器的programmable logic devices（PLDs）。

22V10是最经典的PLD之一，拥有12个专用输入引脚和10个输出。输出可直接来自PLA或芯片上的时钟寄存器，也可反馈回PLA。因此，22V10可直接实现最多12个输入、10个输出和10位状态的状态机。批量购买100片时，22V10单价约1.35美元。随着FPGA容量和成本快速提升，PLD已基本被淘汰。

A.3.3 FPGA

如第5.6.2节所述，FPGA由可配置*logic elements* (LEs) 阵列组成，也称为*configurable logic blocks* (CLBs)，通过可编程导线连接。逻辑单元包含小型查找表和触发器。FPGA可优雅地扩展至极大容量，拥有数千个查找表。赛灵思和英特尔FPGA（原阿尔特拉）是两家领先的FPGA制造商。

查找表和可编程连线足够灵活，可以实现任何逻辑功能。然而，在速度和成本（芯片面积）上，它们比相同功能的硬连线版本低一个数量级。因此，FPGA通常包含专用模块，例如存储器、乘法器，甚至整个微处理器。

图eA.5展示了在FPGA上设计数字系统的流程。设计通常使用硬件描述语言（HDL）进行描述，尽管部分FPGA工具也支持原理图输入。设计完成后进行仿真，通过施加输入并与预期输出对比来验证*verify*逻辑的正确性。通常需要进行一些调试。接下来，逻辑*synthesis*将HDL转换为布尔函数。优秀的综合工具会生成这些函数的原理图。谨慎的设计者会检查这些原理图以及综合过程中产生的任何警告，以确保生成了所需的逻辑。有时，草率的编码会导致电路规模远超预期或产生异步逻辑。当综合步骤成功完成后，FPGA工具将函数映射到特定芯片的逻辑单元（LE）上。*place and route*工具决定哪些函数进入哪个查找表以及它们如何互连。导线延迟随长度增加而增加，因此关键电路应放置得彼此靠近。如果设计规模过大无法适配芯片，则必须重新设计。*Timing analysis*将时序约束（例如预期的100 MHz时钟速度）与实际电路延迟进行比较，并报告任何错误。如果逻辑速度过慢，可能需要重新设计或采用不同的流水线方式。当设计正确无误时，会生成一个文件，指定所有逻辑单元的内容以及FPGA上所有导线的编程信息。许多FPGA将此*configuration*信息存储在静态RAM中，每次FPGA上电时必须重新加载。FPGA可以




图 eA.5 FPGA 设计流程

从实验室的计算机下载此信息，或在首次通电时从非易失性ROM中读取。

示例 eA.1 FPGA时序分析

Alyssa P. Hacker 正在使用 FPGA 实现一个 M&M 分拣器，该分拣器配备颜色传感器和电机，用于将红色糖果放入一个罐子，绿色糖果放入另一个罐子。她的设计以 FSM 形式实现，并采用 Cyclone IV FPGA。根据数据手册，该 FPGA 具有表 eA.1 所示的时序特性。

Alyssa希望她的FSM以100 MHz运行。关键路径上的最大LE数量是多少？她的FSM可能运行的最快速度是多少？

在100 MHz频率下，周期时间 T_c 为10 ns。Alyssa使用公式eA.1计算该周期时间下的最小组合传播延迟 t_{pd} ：

$$t_{pd} \leq 10\text{ ns} - (0.199\text{ ns} + 0.076\text{ ns}) = 9.725\text{ ns} \tag{eA.1}$$

结合LE和线延迟共381 ps + 246 ps = 627 ps，Alyssa的FSM最多可使用15个连续LE（9.725/0.627）来实现下一状态逻辑。

在此 Cyclone IV FPGA 上，FSM 运行的最快速度是当其使用单个 LE 进行下一状态逻辑时。最小周期时间为

$$T_c \geq 381\text{ ps} + 199\text{ ps} + 76\text{ ps} = 656\text{ ps} \tag{eA.2}$$

因此，最大频率为1.5 GHz。

Altera 在 2021 年以 25 美元的价格推广了具有 14,400 个逻辑单元（LE）的 Cyclone IV FPGA。在大批量采购中，中等规模的 FPGA 通常成本为几

表 eA.1 Cyclone IV 时序

Name	Value (ps)
t_{pcq}	199
t_{setup}	76
t_{hold}	0
t_{pd} (per LE)	381
t_{wire} (between LEs)	246
t_{skew}	0

美元。最大的FPGA成本高达数百甚至数千美元。成本以每年约30%的速度下降，因此FPGA正变得极为流行。

A.4 专用集成电路

Application-specific integrated circuits(ASICs)是专为特定用途设计的芯片。图形加速器、网络接口芯片和手机芯片是ASIC的常见例子。ASIC设计者放置晶体管以形成逻辑门，并将这些门连接起来。由于ASIC是为特定功能硬连线的，它通常比FPGA快数倍，并且占用比实现相同功能的FPGA少一个数量级的芯片面积（从而成本也更低）。然而，指定芯片上晶体管和导线位置的*masks*制造成本高达数十万美元。制造过程通常需要6到12周来生产、封装和测试ASIC。如果在ASIC制造后发现错误，设计者必须修正问题、生成新的掩模，并等待下一批芯片的制造。因此，ASIC仅适用于那些将大批量生产且功能事先明确定义的产品。

图eA.6展示了ASIC设计流程，该流程与图eA.5的FPGA设计流程相似。逻辑验证尤为重要，因为在掩模制作完成后修正错误的成本很高。综合生成一个由逻辑门及门间连接组成的*netlist*。该网表中的门被放置，门之间的连线被布线。当设计满足要求时，生成掩模并用于制造ASIC。一粒灰尘就可能毁掉ASIC，因此芯片在制造后必须进行测试。制造出的芯片中能正常工作的比例称为*yield*。该比例通常在50%到90%之间，具体取决于芯片尺寸和制造工艺的成熟度。最后，正常工作的芯片被封装，这将在A.7节中讨论。

A.5 数据手册

集成电路制造商发布*datasheets*，描述其芯片的功能和性能。阅读并理解这些数据手册至关重要。数字系统中错误的主要来源之一是对芯片操作的误解。

数据手册通常可从制造商网站获取。如果您无法找到某个部件的数据手册，且没有来自其他来源的清晰文档，请不要使用该部件。部分条目




图 eA.6 ASIC设计流程

数据手册中的内容可能难以理解。通常，制造商会发布包含许多相关部件数据手册的数据手册集。数据手册集的开头部分会有额外的解释性信息。这些信息通常可以通过仔细搜索在网络上找到。

本节剖析德州仪器（TI）针对74HC04反相器芯片的数据手册。该数据手册相对简单，但展示了诸多主要要素。TI至今仍生产种类繁多的74xx系列芯片。过去，许多其他公司也制造这些芯片，但随着销量下滑，市场正在整合。

图eA.7展示了数据手册的第一页。其中一些关键部分用蓝色高亮标出。标题为SN54HC04、SN74HC04六反相器。六反相器表示该芯片包含六个反相器。SN表示德州仪器（TI）是制造商。其他制造商代码包括MC代表摩托罗拉，DM代表国家半导体。通常可以忽略这些代码，因为所有制造商都生产兼容的74xx系列逻辑器件。HC是逻辑系列（高速CMOS）。逻辑系列决定了芯片的速度和功耗，但不影响功能。例如，7404、74HC04和74LS04芯片都包含六个反相器，但它们在性能和成本上有所不同。其他逻辑系列将在A.6节中讨论。74xx芯片可在商业或工业温度范围（0°C至70°C或−40°C至85°C）内工作，而54xx芯片可在军用温度范围（−55°C至125°C）内工作，价格更高，但其他方面兼容。

7404有多种封装形式；购买时务必订购您所需的型号。封装类型通过零件编号的后缀区分。N表示*plastic dual inline package (PDIP)*，适用于面包板或可焊接在印刷电路板的通孔中。其他封装类型将在A.7节中讨论。

功能表显示每个门都会反转其输入。如果A为高电平（H），则Y为低电平（L），反之亦然。在这种情况下，该表很简单，但对于更复杂的芯片则更有趣。

图eA.8展示了数据手册的第二页。逻辑图表明该芯片包含反相器。*absolute maximum*部分指出了可能导致芯片损坏的条件。具体而言，电源电压（ V_{CC} ，本书中也称为 V_{DD} ）不应超过7V。连续输出电流不应超过25mA。*thermal resistance*或阻抗 θ_{JA} 用于计算芯片耗散功率引起的温升。如果芯片附近的*ambient*温度为 T_A ，且芯片耗散功率为 P_{chip} ，则芯片本身与封装接触的*junction*处的温度为

$$T_J = T_A + P_{chip} \theta_{JA} \quad (\text{eA.3})$$


SN54HC04, SN74HC04

HEX INVERTERS


SCLS078D – DECEMBER 1982 – REVISED JULY 2003

- Wide Operating Voltage Range of 2 V to 6 V
 - Outputs Can Drive Up To 10 LSTTL Loads
 - Low Power Consumption, 20-μA Max I_{CC}
- Typical t_{pd} = 8 ns
 - ±4-mA Output Drive at 5 V
 - Low Input Current of 1 μA Max

SN54HC04 ... J OR W PACKAGE
SN74HC04 ... D, N, NS, OR PW PACKAGE
(TOPVIEW)



SN54HC04 ... FK PACKAGE
(TOPVIEW)



NC – No internal connection

描述/订购信息

HC04器件包含六个独立的反相器。它们在正逻辑中执行布尔函数 $Y = A$ 。

订购信息

T _A	PACKAGE†		ORDERABLE PARTNUMBER	TOP-SIDE MARKING
–40°C to 85°C	PDIP – N	Tube of 25	SN74HC04N	SN74HC04N
	SOIC – D	Tube of 50	SN74HC04D	HC04
		Reel of 2500	SN74HC04DR	
		Reel of 250	SN74HC04DT	
	SOP – NS	Reel of 2000	SN74HC04NSR	HC04
	TSSOP – PW	Tube of 90	SN74HC04PW	HC04
		Reel of 2000	SN74HC04PWR	
		Reel of 250	SN74HC04PWT	
–55°C to 125°C	CDIP – J	Tube of 25	SNJ54HC04J	SNJ54HC04J
	CFP – W	Tube of 150	SNJ54HC04W	SNJ54HC04W
	LCCC – FK	Tube of 55	SNJ54HC04FK	SNJ54HC04FK

† 包装图纸, 标准包装 量、热数据、符号化及PCB设计指南是可在 www.ti.com/sc/package 获取。

FUNCTION TABLE
(each inverter)

INPUT A	OUTPUT Y
H	L
L	H



Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers there to appears at the end of this datasheet.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.




POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

Copyright (c) 2003, Texas Instruments Incorporated
On products compliant to MIL-PRF-38535, all parameters are tested unless otherwise noted. On all other products, production processing does not necessarily include testing of all parameters.

SN54HC04、SN74HC04
六反相器

SCLS078D – 1982年12月 – 2003年7月修订

逻辑图（正逻辑）



绝对 m	工作自由空气温度范围内的最大额定值（除非另有说明）	e 注) †
电源电压范围, VCC	−0.5 V 至 7 V	输入钳位
电流, I _{IK} (VI < 0 或 VI > VCC) (见注1)	±20 mA	输出钳位电流, I _{OK} (VO < 0 或 VO > VCC) (见注1)
连续输出电流, IO (VO = 0 至 VCC)	±25 mA	通过 VCC 或 GND 的连续电流 ±50 m
A	封装热阻抗, θJA	86° C/W 封装 D ;)2 注见(
	80° C/W 封装 N	76° C/W 封装 SN
	131° C/W 封装 WP	存储温度范围, Ts
	−65° C 至 150° C	

† 超出“绝对最大额定值”所列数值的应力可能导致器件永久性损坏。这些仅为应力额定值，不表示器件在超出“推荐工作条件”所规定范围的情况下能够正常运行。长时间暴露于绝对最大额定条件下可能影响器件可靠性。注：1. 若遵守输入和输出电流额定值，则输入和输出电压额定值可被超出。2. 封装热阻抗根据JESD 51-7标准计算。

推荐工作条件（见注3）

			SN54HC04			SN74HC04			UNIT
			MIN	NOM	MAX	MIN	NOM	MAX	
V _{CC}	Supply voltage		2	5	6	2	5	6	V
V _{IH}	High-level input voltage	V _{CC} = 2V	1.5			1.5			V
		V _{CC} = 4.5 V	3.15						
		V _{CC} = 6V	4.2			4.2			
V _{IL}	Low-level input voltage	V _{CC} = 2V				0.5			V
		V _{CC} = 4.5 V	1.35			1.35			
		V _{CC} = 6V	1.8			1.8			
V _I	Input voltage		0	V _{CC}		0	V _{CC}		V
V _O	Output voltage		0	V _{CC}		0	V _{CC}		V
Δt/Δv	Input transition rise/fall time	V _{CC} = 2V				1000			ns
		V _{CC} = 4.5 V				500			
		V _{CC} = 6V				400			
T _A	Operating free-air temperature		−55	125		−40	85		°C

注3：所有unu 设备的SED输入必须保持在VCC或GND，以确保设备正常运行。请参考 e TI 应用报告，Implic
慢速或浮动CMOS输入的应用，文献编号SCBA004。

例如，一个采用塑料DIP封装的7404芯片在50°C的热箱中工作，功耗为20 mW时，结温将升至 $50^{\circ}\text{C} + 0.02 \text{ W} \times 80^{\circ}\text{C}/\text{W} = 51.6^{\circ}\text{C}$ 。内部功耗对于74xx系列芯片通常不重要，但对于功耗达数十瓦甚至更高的现代芯片则变得至关重要。

recommended operating conditions 定义了芯片应在其中使用的环境。在这些条件下，芯片应满足规格要求。这些条件比绝对最大值更为严格。例如，电源电压应在2至6V之间。HC逻辑系列的输入逻辑电平取决于 V_{DD} 。当 $V_{DD} = 5\text{V}$ 时，应使用4.5V的条目，以允许系统中噪声引起的电源电压下降10%。

图eA.9展示了数据手册的第三页。*electrical characteristics*描述了当输入保持恒定时，器件在推荐工作条件下的性能表现。例如，若 $V_{CC} = 5\text{V}$ （并降至4.5V），且输出电流 I_{OH}/I_{OL} 不超过20 μA ，则最坏情况下 $V_{OH} = 4.4\text{V}$ ， $V_{OL} = 0.1\text{V}$ 。若输出电流增大，输出电压将变得不理想，因为芯片上的晶体管难以提供所需电流。HC逻辑系列采用CMOS晶体管，其电流消耗极低。每个输入端的电流保证小于1000 nA，在室温下通常仅为0.1 nA。芯片空闲时消耗的*quiescent*电源电流（ I_{DD} ）小于20 μA 。每个输入端的电容小于10 pF。

*switching characteristics*定义了当输入变化时，器件在推荐工作条件下运行的性能。*propagation delay*、 t_{pd} 是从输入通过0.5 V_{CC} 到输出通过0.5 V_{CC} 时测量的。如果 V_{CC} 标称值为5V，且芯片驱动的电容小于50 pF，则传播延迟不会超过24 ns（通常要快得多）。请注意，每个输入可能呈现10 pF，因此芯片无法以全速驱动超过五个相同的芯片。实际上，连接芯片的导线产生的杂散电容会进一步减少有效负载。*transition time*，也称为*rise/fall time*，是在输出在0.1 V_{CC} 和0.9 V_{CC} 之间转换时测量的。

回顾第1.8节，芯片同时消耗*static*和*dynamic power*。HC电路的静态功耗较低。在85°C时，最大静态电源电流为20 μA 。在5V电压下，这相当于0.1 mW的静态功耗。动态功耗取决于所驱动的电容和开关频率。7404每个反相器的内部功耗电容为20 pF。如果7404上的所有六个反相器以10 MHz开关频率工作，并驱动25 pF的外部负载，则根据公式1.4，动态功耗为 $\frac{1}{2}(6)(20 \text{ pF} + 25 \text{ pF})(5^2)(10 \text{ MHz}) = 33.75 \text{ mW}$ ，最大总功耗为33.85 mW。

SN54HC04, SN74HC04
六反相器

SCLS078D – 1982年12月 – 2003年7月修订

推荐工作环境温度范围内的电气特性（除非另有说明）

PARAMETER	TEST CONDITIONS		V _{CC}	T _A = 25 °C			SN54HC04		SN74HC04		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
V _{OH}	V _I = V _{IH} or V _{IL}	I _{OH} = -20 μA	2 V	1.9	1.998		1.9		1.9		V
			4.5 V	4.4	4.499		4.4		4.4		
			6 V	5.9	5.999		5.9		5.9		
		I _{OH} = -4 mA	4.5 V	3.98	4.3		3.7		3.84		
		I _{OH} = -5.2 mA	6 V	5.48	5.8		5.2		5.34		
V _{OL}	V _I = V _{IH} or V _{IL}	I _{OL} = 20 μA	2 V		0.002	0.1		0.1		0.1	V
			4.5 V		0.001	0.1		0.1		0.1	
			6 V		0.001	0.1		0.1		0.1	
		I _{OL} = 4 mA	4.5 V		0.17	0.26		0.4		0.33	
		I _{OL} = 5.2 mA	6 V		0.15	0.26		0.4		0.33	
I _I	V _I = V _{CC} or 0		6 V		±0.1	±100		±1000		±1000	nA
I _{CC}	V _I = V _{CC} or 0, I _O = 0		6 V			2		40		20	μA
C _i			2 V to 6 V			3	10		10		pF

在推荐工作环境温度范围内、CL = 50 pF（除非另有说明）的开关特性（见图1）

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V _{CC}	T _A = 25 °C			SN54HC04		SN74HC04		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
t _{pd}	A	Y	2 V		45	95		145		120	ns
			4.5 V		9	19		29		24	
			6 V		8	16		25		20	
t _l		Y	2 V		38	75		110		95	ns
			4.5 V		8	15		22		19	
			6 V		6	13		19		16	

运行特性, T_A = 25 °C

PARAMETER		TEST CONDITIONS	TYP	UNIT
C _{pd}	Power dissipation capacitance per inverter	No load	20	pF

A.6 逻辑系列

74xx系列逻辑芯片采用多种不同技术制造，称为*logic families*，这些技术在速度、功耗和逻辑电平之间提供了不同的权衡。其他芯片通常设计为与其中一些逻辑系列兼容。原始芯片（如7404）采用双极晶体管制造，技术称为*transistor-transistor logic*（TTL）。较新的技术在74后面添加一个或多个字母以表示逻辑系列，例如74LS04、74HC04或74AHCT04。表eA.2总结了最常见的5V逻辑系列。

双极型电路和工艺技术的进步催生了*Schottky*（S）和*Low-Power Schottky*（LS）系列。两者都比TTL更快。肖特基功耗更高，而低功耗肖特基功耗更低。*Advanced Schottky*（AS）和*Advanced Low-Power Schottky*（ALS）相比S和LS系列在速度和功耗上有所改进。*Fast*（F）逻辑比AS更快且功耗更低。所有这些系列为低电平输出提供的电流均大于高电平输出，因此具有

表 eA.2 5-V逻辑系列的典型规格

Characteristic	Bipolar/TTL						CMOS		CMOS/TTL Compatible	
	TTL	S	LS	AS	ALS	F	HC	AHC	HCT	AHCT
t_{pd} (ns)	22	9	12	7.5	10	6	21	7.5	30	7.7
V_{IH} (V)	2	2	2	2	2	2	3.15	3.15	2	2
V_{IL} (V)	0.8	0.8	0.8	0.8	0.8	0.8	1.35	1.35	0.8	0.8
V_{OH} (V)	2.4	2.7	2.7	2.5	2.5	2.5	3.84	3.8	3.84	3.8
V_{OL} (V)	0.4	0.5	0.5	0.5	0.5	0.5	0.33	0.44	0.33	0.44
I_{OH} (mA)	0.4	1	0.4	2	0.4	1	4	8	4	8
I_{OL} (mA)	16	20	8	20	8	20	4	8	4	8
I_{IL} (mA)	1.6	2	0.4	0.5	0.1	0.6	0.001	0.001	0.001	0.001
I_{IH} (mA)	0.04	0.05	0.02	0.02	0.02	0.02	0.001	0.001	0.001	0.001
I_{DD} (mA)	33	54	6.6	26	4.2	15	0.02	0.02	0.02	0.02
C_{pd} (pF)	n/a						20	12	20	14
cost* (US \$)	obsolete	0.63	0.25	0.53	0.32	0.22	0.12	0.12	0.12	0.12

*每单位1000个，德州仪器7408，20个起订12.

非对称逻辑电平。它们符合“TTL”逻辑电平： $V_{IH} = 2\text{ V}$ ， $V_{IL} = 0.8\text{ V}$ ， $V_{OH} > 2.4\text{ V}$ ， $V_{OL} < 0.5\text{ V}$ 。

随着CMOS电路在20世纪80年代和90年代逐渐成熟，它们因功耗极低（无论是电源电流还是输入电流）而广受欢迎。*High-Speed CMOS*（HC）和*Advanced High-Speed CMOS*（AHC）系列几乎不消耗静态功率，且在高电平和低电平输出时提供相同的电流。它们符合“CMOS”逻辑电平标准： $V_{IH} = 3.15\text{ V}$ ， $V_{IL} = 1.35\text{ V}$ ， $V_{OH} > 3.8\text{ V}$ ， $V_{OL} < 0.4\text{ V}$ 。遗憾的是，这些电平与TTL电路不兼容，因为TTL的高电平输出为2.4 V，可能无法被识别为合法的CMOS高电平输入。这促使了*High-Speed TTL-compatible CMOS*（HCT）和*Advanced High-Speed TTL-compatible CMOS*（AHCT）的使用，它们能够接受TTL输入逻辑电平并生成有效的CMOS输出逻辑电平。这些系列比纯CMOS对应产品略慢。所有CMOS芯片都对静电引起的*electrostatic discharge*（ESD）敏感。在操作CMOS芯片前，请通过触摸大型金属物体释放身体静电，以免损坏芯片。

74xx系列逻辑电路价格低廉。较新的逻辑系列通常比已淘汰的系列更便宜。LS系列广泛可用且性能稳定，是实验室或业余项目中无特殊性要求时的热门选择。

5-V标准在1990年代中期崩溃，当时晶体管变得太小而无法承受该电压。此外，较低的电压可降低功耗。如今，3.3V、2.5V、1.8V、1.2V甚至更低的电压被广泛使用。电压种类繁多给不同电源供电的芯片之间的通信带来了挑战。表 eA.3列出了一些低压逻辑系列。并非所有74xx器件都适用于所有这些逻辑系列。

所有低压逻辑系列均采用CMOS晶体管，这是现代集成电路的主力。它们可在较宽的 V_{DD} 范围内工作，但速度会随电压降低而下降。*Low-Voltage CMOS*（LVC）逻辑和*Advanced Low-Voltage CMOS*（ALVC）逻辑常用于3.3V、2.5V或1.8V。LVC可承受高达5.5V的输入，因此能接收来自5V CMOS或TTL电路的信号。*Advanced Ultra-Low-Voltage CMOS*（AUC）常用于2.5V、1.8V或1.2V，且速度极快。ALVC和AUC均可承受高达3.6V的输入，因此能接收来自3.3V电路的信号。

FPGA通常为内部逻辑（称为core）和输入/输出（I/O）引脚提供独立的电压源。随着FPGA的发展，核心电压已从5V降至3.3V、2.5V、1.8V和1.2V，以节省功耗并避免损坏极小的晶体管。FPGA具有可配置的I/O，可在多种不同电压下工作，以与系统其余部分兼容。

表 eA.3 低电压逻辑系列的典型规格

V_{dd} (V)	LVC			ALVC			AUC		
	3.3	2.5	1.8	3.3	2.5	1.8	2.5	1.8	1.2
t_{pd} (ns)	4.1	6.9	9.8	2.8	3	?*	1.8	2.3	3.4
V_{IH} (V)	2	1.7	1.17	2	1.7	1.17	1.7	1.17	0.78
V_{IL} (V)	0.8	0.7	0.63	0.8	0.7	0.63	0.7	0.63	0.42
V_{OH} (V)	2.2	1.7	1.2	2	1.7	1.2	1.8	1.2	0.8
V_{OL} (V)	0.55	0.7	0.45	0.55	0.7	0.45	0.6	0.45	0.3
I_O (mA)	24	8	4	24	12	12	9	8	3
I_I (mA)	0.02			0.005			0.005		
I_{DD} (mA)	0.01			0.01			0.01		
C_{pd} (pF)	10	9.8	7	27.5	23	?*	17	14	14
cost (US \$)	0.17			0.20			not available		

*撰写时延迟和电容数据不可用。

A.7 开关和发光二极管

数字电路需要输入和输出。最基本的输入方式是将它们直接连接到电源或地线，但更有趣的方式是通过用户可控的开关。最基本的输出检测方式是使用电压表，但更有趣的方式是使用发光二极管（LED），当输出为真时它会发光。开关和LED是用于此数字应用的模拟元件。本节将介绍它们的工作原理。

A.7.1 开关

图 eA.10 展示了单刀单掷（SPST）和单刀双掷（SPDT）开关的符号。单刀表示开关有一个输出端，单掷表示开关只能连接到一个端子。双掷则表示输出端可以连接到两个端子中的任意一个。

单刀单掷开关或按钮默认处于断开或闭合状态，分别阻断或允许电流通过。为产生数字逻辑电平，该开关通常与电阻*R*串联，如图eA.11(a)所示。当开关断开时，电阻将*Y*拉低。




图 eA.10 (a) SPST 和 (b) SPD T 开关





图 eA.11 来自开关的数字输入：
(a) 单刀单掷开关与电阻，
(b) 单刀双掷开关无电阻

朝向地（逻辑0）。如果连接到引脚Y的电路呈现一个小负载电流 I_{load} ，则节点Y上的实际电压将为 $V_Y = I_{load}R$ 。当开关闭合时，电阻顶部连接到 V_{DD} ，从而将Y上拉至 V_{DD} （逻辑1）。电流 V_{DD}/R 流过电阻，导致静态功耗为 $P = V_{DD}^2/R$ 。电阻应根据金发姑娘原则选择：不能太大，也不能太小，而要恰到好处。如果电阻太大，当开关断开时（且连接到Y的电路消耗一些电流），Y、 V_Y 处的电压可能无法降至足够低。如果电阻太小，电路会消耗过多且浪费的功率（甚至可能烧毁）。在实际应用中，这通常意味着电阻选择在1至10千 Ω 范围内，使得功率较小且漏电流对输出电压的干扰可忽略不计。然而，如果需要极低功耗运行，则应选用更大的电阻，并且必须更仔细地考虑负载（连接到Y）所消耗的漏电流，以确保输出电压仍保持有效的低逻辑电平。

单刀双掷开关（SPDT）是SPST开关和电阻的替代方案。图eA.11(b)展示了SPDT开关，其输出可连接至 V_{DD} 或GND，从而在不使用电阻且不消耗静态功耗（假设Y连接至CMOS门输入端）的情况下产生强高电平或低电平。然而，SPDT开关通常成本更高。

A . 7 . 2 LED灯

当二极管两端的电压低于某个电压值 V_D 时，可近似认为LED处于关闭状态；当电压高于 V_D 时，则处于开启状态。 V_D 随二极管颜色和环境温度的不同，大约在1.7V至2.3V之间变化，但粗略计算时取2.0V作为合理平均值。二极管关闭时，其电流可忽略不计。开启时，它会尽可能多地吸收电流 I_D ，且亮度与电流成正比。然而，若电流过大，二极管或提供电流的器件将会烧毁。因此，二极管通常与限流电阻配合使用，如图eA.12所示。普通小型二极管在室内光照条件下，当电流超过1mA时通常可见，在5至10mA时发光效果良好。超高亮度LED可能消耗100mA或更多电流。



图eA.12 带限流电阻的LED

图eA.12展示了一个通过电阻 R 由电压 V_{in} 驱动的LED。电阻和LED的顺序无关紧要，因为串联时流经两者的电流相同。在数字应用中， V_{in} 通常来自逻辑门的输出，范围可能在 V_{OH} 到 V_{DD} 之间。电阻两端的电压为 $V_{in} - V_D$ （其中 V_D 是二极管两端的压降），同时它也等于 $R \times I_D$ ，因为流经二极管的电流也流经电阻。将这两者相等，我们得到 $I_D = (V_{in} - V_D)/R$ 。如果 R 过大，则不会

足够的电流会流过，二极管将过于暗淡。如果 R 太小，二极管会烧毁或从驱动 V_{in} 的元件中汲取过多电流。因此，在驱动LED的数字电路中，电阻值通常为几百欧姆。查阅数据手册中的输出电流 I_O 规格，以了解数字输出能提供多少电流。例如，若逻辑门在3.3V电压下工作，正常条件下最大输出电流为5mA，则选择 $R=(3.3-2)V/0.005A=260\Omega$ ，以获得驱动器能提供的最亮光线。


请记住，绝对最大规格是指超出后可能导致元件永久损坏的数值，而非元件能正常工作的数值。请改用推荐工作条件数据。

A.8 包装与组装

集成电路通常封装在由塑料或陶瓷制成的*packages*中。这些封装具有多种功能，包括将芯片上微小的金属I/O焊盘连接到封装上更大的引脚以便于连接、保护芯片免受物理损伤，以及将芯片产生的热量分散到更大面积以帮助散热。封装被放置在面包板或印刷电路板（PCB）上，并通过导线连接以组装成系统。

A.8.1 包

图 eA.13 展示了多种集成电路封装。封装通常可分为 *through-hole* 和 *surface mount* (SMT) 两类。通孔封装，顾名思义，其引脚可插入 PCB 的孔中或插座内。*Dual inline packages* (DIPs) 具有两排引脚，引脚间距为 0.1 英寸。*Pin grid arrays* (PGAs) 通过将引脚置于封装下方，在更小的封装中支持更多引脚。SMT 封装直接焊接在



图eA.13 集成电路封装

不使用通孔的PCB表面。SMT元件的引脚称为*leads*。

thin small outline package (TSOP) 有两排紧密排列的引线（通常间距为0.02英寸）。*Plastic leaded chip carriers* (PLCCs) 在四个侧面都有J形引线，间距为0.05英寸。它们可以直接焊接到电路板上，或放置在专用插座中。*Quad flat packs* (QFPs) 通过四个侧面紧密排列的引脚容纳大量引脚。*Ball grid arrays* (BGAs) 完全取消了引脚，而是在封装底部有数百个微小的焊球。它们被小心地放置在PCB上对应的焊盘上，然后加热使焊料熔化，将封装与底层电路板连接。无引线的双列和四列扁平封装 (DFNs和QFNs) 分别将引脚分布在芯片的两侧或四侧，但引线位于封装下方而非封装外侧，这可以节省PCB空间，但也需要更复杂的焊接工艺。

A.8.2 面包板


DIP 封装易于原型制作，因为它们可以放置在 *breadboard* 中。面包板是一种包含多排插孔的塑料板，如图 eA.14 所示。同一排的五孔是连通的。封装的每个引脚都插入不同排的孔中。导线可以插入同一排的相邻孔中，以与引脚建立连接。面包板通常提供沿板高度方向分布的独立连接孔列，用于分配电源和接地。

图eA.14展示了一个包含用74LS08与门芯片和74LS32或门芯片构建的多数决门的面包板。该电路的原理图如图eA.15所示。原理图中的每个门都标有芯片（08或32）以及输入和输出的引脚编号（见图eA.1）。请注意，面包板上也进行了相同的连接。输入连接到08芯片的引脚1、2和5，输出在32芯片的引脚6处测量。每个芯片的电源和地分别连接到引脚14和7，这些引脚来自连接到香蕉插孔插座Vb和Va的垂直电源和地列。以这种方式标注原理图并在连接时逐项核对，是减少面包板搭建过程中错误数量的好方法。

不幸的是，很容易不小心将导线插入错误的孔中或导致导线脱落，因此面包板搭建需要非常小心（通常还需要在实验室中进行一些调试）。面包板仅适用于原型制作，不适用于生产。

A.8.3 印刷电路板

与面包板不同，芯片封装可以焊接到 *printed circuit board* (PCB) 上。PCB由交替层构成。



图eA.14 面包板上的多数电路




图 eA.15 带芯片和引脚标识的多数门示意图

导电铜和绝缘环氧树脂。铜被蚀刻形成称为 $traces$ 的导线。称为 $vias$ 的孔被钻穿电路板并镀上金属以连接各层。PCB通常使用 *computer-aided design* (CAD) 工具进行设计。你可以在实验室中蚀刻和钻孔制作简单的电路板，也可以将电路板设计发送到专业工厂进行低成本批量生产。工厂的周转时间为数天（或数周，用于廉价批量生产），通常收取几百美元的设置费，以及对于大批量生产的中等复杂度电路板每块几美元的费用。

PCB 走线通常由铜制成，因其电阻较低。走线嵌入在绝缘材料中，通常是一种称为 FR4 的绿色阻燃塑料。PCB 通常还具有铜质电源

以及称为*planes*的接地层，位于信号层之间。图eA.16展示了PCB的横截面。信号层位于顶层和底层，而电源层和接地层嵌入在电路板的中心。电源层和接地层具有低电阻，因此能够为板上的元件提供稳定的电源。它们还使走线的电容和电感均匀且可预测。

图eA.17展示了一块1970年代苹果II+电脑的PCB。顶部是一颗6502微处理器，下方是六块16-KiB ROM芯片。

图eA.16 印刷电路板横截面





图 eA.17 Apple II+ 电路板



构成包含操作系统的12 KiB ROM。三排共八个16-kib DRAM芯片提供48 KiB RAM。右侧是几排74xx系列逻辑芯片，用于内存地址解码及其他功能。芯片之间的线条是将芯片连接在一起的走线。部分走线末端的圆点是填充金属的过孔。

A.8.4 综合应用

大多数具有大量输入输出的现代芯片采用SMT封装，尤其是QFP和BGA。这些封装需要PCB而非面包板。使用BGA尤其具有挑战性，因为它们需要专门的组装设备。此外，在实验室调试过程中，由于焊球隐藏在封装下方，无法用电压表或示波器进行探测。

总之，设计人员需要尽早考虑封装问题，以确定在原型制作阶段是否可以使用面包板，以及是否需要BGA元件。专业工程师在无需实验就能确信正确连接芯片的情况下，很少使用面包板。

A.9 传输线

到目前为止，我们一直假设导线是*equipotential*连接，其整个长度上具有单一电压。实际上，信号以电磁波的形式沿导线以光速传播。如果导线足够短或信号变化缓慢，等电位假设就足够准确。当导线较长或信号速度非常快时，沿导线的*transmission time*对于精确确定电路延迟变得重要。我们必须将此类导线建模为*transmission lines*，其中电压和电流波以光速传播。当波到达线路末端时，可能会沿线反射回来。除非采取措施加以限制，否则反射可能会引起噪声和异常行为。因此，数字设计人员必须考虑传输线行为，以准确解释长导线中的延迟和噪声效应。

电磁波在给定介质中以光速传播，速度虽快但并非瞬时。光速 ν 取决于介质的*permittivity*、 ϵ 和*permeability*、 μ ：

$$\nu = \frac{1}{\sqrt{\mu\epsilon}} = \frac{1}{\sqrt{LC}}.$$

¹The capacitance, C , and inductance, L , of a wire are related to the permittivity and permeability of the physical medium in which the wire is located.

自由空间中的光速为 $v = c = 3 \times 10^8$ m/s。由于FR4绝缘体的介电常数是空气的四倍，PCB中的信号传播速度约为光速的一半。因此，PCB信号以约 1.5×10^8 m/s的速度传播，即15 cm/ns。信号沿长度为 l 的传输线传播的时间延迟为

$$t_d = \frac{l}{v}. \quad (\text{eA.4})$$

传输线的 *characteristic impedance*, Z_0 (读作 “Z-naught”)，是沿线路传播的波中电压与电流之比： $Z_0 = V/I$ 。它 *not* 导线的电阻（数字系统中良好的传输线通常电阻可忽略不计）。 Z_0 取决于线路的电感和电容（参见A.9.7节的推导），典型值为50至75 Ω 。


$$Z_0 = \sqrt{\frac{L}{C}} \quad (\text{eA.5})$$

图eA.18展示了传输线的符号。该符号类似于一个 *coaxial cable*，具有内部信号导体和外部接地导体，如同电视电缆布线中所使用的那样。

理解传输线行为的关键在于想象电压波以光速沿线传播。当波到达线路末端时，根据末端的端接或负载情况，它可能被吸收或反射。反射波沿线返回，与线路上已有的电压叠加。端接分为匹配、开路、短路或失配。以下章节将探讨波如何沿线传播，以及波到达端接时会发生什么。

A.9.1 匹配终端

图 eA.19 展示了一条长度为 l 的传输线，其终端接有 *matched termination*，这意味着负载阻抗 Z_L 等于特性阻抗 Z_0 。该传输线的特性阻抗为 50 Ω 。线路的一端通过一个开关连接到电压源，该开关在时间 $t = 0$ 时闭合，另一端则连接



图eA.18 传输线符号





图 eA.19 匹配端接的传输线

到 $50\ \Omega$ 匹配负载。本节分析了点A、B和C处的电压和电流——分别位于线路起点、沿线三分之一长度处以及线路末端。

图eA.20展示了点A、B和C随时间变化的电压。初始时，由于开关断开，传输线上没有电压或电流流动。在时间 $t = 0$ ，开关闭合，电压源沿线路发射一个电压为 $V = V_S$ 的波，这被称为 *incident wave*。由于特性阻抗为 Z_0 ，该波的电流为 $I = V_S/Z_0$ 。电压立即到达线路起点（点A），如图eA.20(a)所示。该波以光速沿线路传播。在时间 $t_d/3$ ，波到达点B，该点电压从0急剧上升至 V_S ，如图eA.20(b)所示。在时间 t_d ，入射波到达线路终点C，该处电压也随之上升。所有电流 I 流入电阻 Z_L ，在电阻上产生电压 $V_R = Z_L I = Z_L (V_S/Z_0) = V_S$ ，因为 $Z_L = Z_0$ 。该电压与沿传输线传播的波一致。因此，该波被负载阻抗 *absorbed*，传输线达到其 *steady state*。




图eA.20 图eA.19中A、B、C点的电压波形

在稳态下，传输线表现为理想的等电位导线，因为它本质上就是一根导线。沿线各点的电压必须相同。图eA.21展示了图eA.19中电路的稳态等效模型。导线各处的电压均为 V_S 。

示例 eA.2 源端与负载端匹配的传输线


图 eA.22 显示了一条具有匹配源阻抗 Z_S 和负载阻抗 Z_L 的传输线。绘制节点 A、B 和 C 处的电压随时间变化的曲线。系统何时达到稳态，稳态时的等效电路是什么？

解 当电压源与传输线串联的源阻抗为 Z_S 时，部分电压降落在 Z_S 上，其余部分沿传输线传播。起初，传输线表现为阻抗 Z_0 ，因为线路末端的负载在光速延迟过去之前不可能影响线路的行为——也就是说，源端的信号在到达负载端之前甚至无法知道负载端的情况。



图eA.21 图eA.19在稳态下的等效电路


图eA.22 具有匹配源阻抗和负载阻抗的传输线




到达它。因此，根据 *voltage divider equation*，沿线路流动的入射电压为

$$V = V_S \left(\frac{Z_0}{Z_0 + Z_S} \right) = \frac{V_S}{2} \quad (\text{eA.6})$$


因此，在 $t = 0$ 时刻，一个电压波 $V = \frac{V_S}{2}$ 从点 A 沿线路向下发送。同样，信号在 $t_d/3$ 时刻到达点 B，并在 t_d 时刻到达点 C，如图 eA.23 所示。所有电流都被负载阻抗 Z_L 吸收，因此电路在 $t = t_d$ 时刻进入稳态。在稳态下，整条线路的电压为 $V_S/2$ ，正如稳态等效电路图 eA.24 所预测的那样。



(a)



(b)



(c)

图eA.23 图eA.22中A、B、C点的电压波形

A.9.2 开路端接


当负载阻抗不等于 Z_0 时，终端无法吸收全部电流，部分波必然被反射。

图 eA.25 展示了一条终端开路的传输线。由于开路终端无法通过电流，因此 C 点的电流必须始终为 0。


线路上的电压初始为零。在 $t = 0$ 时，开关闭合，一个电压波 $V = V_S \frac{Z_0}{Z_0 + Z_S} = \frac{V_S}{2}$ 开始沿线传播。注意，这个初始波与示例 eA.2 中的相同，并且与终端无关，因为线路末端的负载在至少 $2t_d$ 的时间过去之前无法影响起始端的行为。该波在 $t_d/3$ 时到达点 B，在 t_d 时到达点 C，如图 eA.26 所示。

当入射波到达点 C 时，由于导线处于开路状态，无法继续向前传播，必须向源端反射回去。反射波同样具有电压 $V = \frac{V_S}{2}$ ，因为开路终端会反射整个波。

任意一点的电压是入射波与反射波之和。在时刻 $t = t_d$ ，点 C 处的电压为 $V = \frac{V_S}{2} + \frac{V_S}{2} = V_S$ 。反射波在 $5t_d/3$ 时到达点 B，在 $2t_d$ 时到达点 A。当它到达点 A 时，该波被与线路特性阻抗匹配的源端接阻抗吸收。因此，系统在时刻 $t = 2t_d$ 达到稳态，传输线等效为电压为 V_S 、电流为 $I = 0$ 的等电位导线。



图eA.24 图eA.22在稳态下的等效电路




图eA.25 开路负载端接的传输线


A.9.3 短终止

图 eA.27 显示了一条终端短接到地的传输线。因此，C点的电压必须始终为0。

与之前的例子相同，线路上的电压初始为0。当开关闭合时，一个电压波 $V = \frac{V_S}{2}$ 开始沿线路传播（图eA.28）。当它到达线路末端时，必须以相反极性反射。反射波电压 $V = -\frac{V_S}{2}$ 与入射波叠加，确保C点电压保持为0。反射波在时间 $t = 2t_d$ 到达源端，并被源阻抗吸收。此时系统达到稳态，传输线等效为一条电压为 $V = 0$ 的等电位导线。



图eA.27 短接终端的传输线




图eA.26 图eA.25中A、B、C点的电压波形

A.9.4 不匹配的终止


当终端阻抗不等于线路的特性阻抗时，称其为 *mismatched*。通常，当入射波到达不匹配的终端时，部分波被吸收，部分被反射。反射系数 k_r 表示被反射的入射波 V_i 的比例： $V_r = k_r V_i$ 。

附录A.9.8利用电流守恒原理推导了反射系数。结果表明，当沿特征阻抗为 Z_0 的传输线传播的入射波到达线路末端的终端阻抗 Z_T 时，反射系数为


$$k_r = \frac{Z_T - Z_0}{Z_T + Z_0}. \quad (\text{eA.7})$$



(a)



(b)



(c)

图eA.28 图eA.27中A、B、C点的电压波形

注意几个特殊情况。若终端为开路 ($Z_T = \infty$)，则 $k_r = 1$ ，因为入射波被完全反射（因此线路末端的电流保持为零）。若终端为短路 ($Z_T = 0$)，则 $k_r = -1$ ，因为入射波以负极性反射（因此线路末端的电压保持为零）。若终端为匹配负载 ($Z_T = Z_0$)，则 $k_r = 0$ ，因为入射波被完全吸收。

图eA.29展示了特性阻抗为 75Ω 的传输线中的反射情况。 $Z_T = Z_L = 75\Omega$ ，且 $Z_0 = 50\Omega$ ，因此 $k_r = 1/5$ 。与之前的例子相同，线路上的电压初始为0。当开关闭合时，一个电压为 $V = \frac{V_S}{2}$ 的波沿线路传播，在 $t = t_d$ 时刻到达末端。当入射波到达线路终端的负载时，五分之一的波被反射，剩余的五分之四流入负载阻抗。因此，反射波的电压为 $V = \frac{V_S}{2} \times \frac{1}{5} = \frac{V_S}{10}$ 。C点的总电压是入射电压与反射电压之和，即 $V_C = \frac{V_S}{2} + \frac{V_S}{10} = \frac{3V_S}{5}$ 。在 $t = 2t_d$ 时刻，反射波到达A点，被匹配的 50Ω 终端吸收， Z_S 。图eA.30绘制了沿线各点的电压和电流。再次注意，在稳态下（本例中为 $t > 2t_d$ 时刻），传输线等效于一条等电位导线，如图eA.31所示。在稳态时，系统表现为一个分压器，因此

$$V_A = V_B = V_C = V_S \left(\frac{Z_L}{Z_L + Z_S} \right) = V_S \left(\frac{75\Omega}{75\Omega + 50\Omega} \right) = \frac{3V_S}{5}.$$

反射可能发生在传输线的两端。图 eA.32展示了一条传输线，其源阻抗 Z_S 为 450Ω ，负载端为开路。负载和源端的反射系数 k_{rL} 和 k_{rS} 分别为1和 $4/5$ 。在这种情况下，波会在传输线的两端来回反射，直到达到稳态。

图eA.33所示的 *bounce diagram* 有助于可视化传输线两端反射的情况。水平轴表示沿传输线的距离，垂直轴表示时间，向下递增。弹跳的两侧







图 eA.29 端接不匹配的传输线



图eA.30 图eA.29中A、B、C点的电压波形



图eA.31 图eA.29在稳态下的等效电路




图eA.32 源端与负载端不匹配的传输线


图中展示了传输线的源端和负载端，即点A和C。入射信号波和反射信号波以对角线形式绘制在点A和C之间。在时间 $t = 0$ 时，源阻抗与传输线构成分压器，从点A向点C发射幅值为 $\frac{V_S}{10}$ 的电压波。在时间 $t = t_d$ 时，信号到达点C并发生全反射（ $k_{rL} = 1$ ）。在时间 $t = 2t_d$ 时，幅值为 $\frac{V_S}{10}$ 的反射波到达点A，并以反射系数 $k_{rS} = 4/5$ 发生反射，产生幅值为 $\frac{2V_S}{25}$ 的波向点C传播，依此类推。

传输线上任意一点在给定时刻的电压是所有入射波和反射波之和。因此，在时间 $t = 1.1t_d$ ，点C处的电压为 $\frac{V_S}{10} + \frac{V_S}{10} = \frac{V_S}{5}$ 。在时间 $t = 3.1t_d$ ，点C处的电压为 $\frac{V_S}{10} + \frac{V_S}{10} + \frac{2V_S}{25} + \frac{2V_S}{25} = \frac{9V_S}{25}$ ，以此类推。图eA.34

绘制电压随时间变化的曲线。当 t 趋近于无穷大时，电压趋近于稳态，此时 $V_A = V_B = V_C = V_S$ 。



图eA.33 图eA.32的反弹图



图eA.34 电压和电流波形（对应图eA.32）

A.9.5 何时使用传输线模型

当导线延迟 t_d 大于信号边沿速率（上升或下降时间）的一部分（通常为20%）时，就需要建立导线的传输线模型。若导线延迟较短，其对信号传播延迟的影响可忽略不计，且反射会在信号跳变过程中消散。若导线延迟较长，则必须考虑该延迟，以准确预测信号的传播延迟和波形。特别是，反射可能会扭曲波形的数字特性，导致逻辑操作错误。


回想一下，信号在PCB上的传播速度约为15厘米/纳秒。对于TTL逻辑，其边沿速率为10纳秒，只有当导线长度超过30厘米（10纳秒 $\times$ 15厘米/纳秒 $\times$ 20%）时，才需要将其建模为传输线。PCB走线通常小于30厘米，因此大多数走线可以建模为理想等电位导线。相比之下，许多现代芯片的边沿速率为2纳秒或更短，因此长度超过约6厘米（约2.5英寸）的走线必须建模为传输线。显然，使用比必要更陡峭的边沿速率只会给设计者带来困难。

面包板缺乏接地层，因此每个信号的电磁场不均匀且难以建模。此外，这些场会与其他信号相互作用，可能导致信号间出现异常反射和串扰。因此，面包板在几兆赫兹以上频率时不可靠。

相比之下，PCB具有优良的传输线，沿线特性阻抗和速度保持一致。只要用与线路阻抗匹配的源阻抗或负载阻抗进行端接，PCB走线就不会出现反射问题。

A.9.6 适当的传输线终端

如图 eA.35 所示，存在两种常见的正确端接传输线的方法。在 *parallel termination* 中，驱动器具有低阻抗 ($Z_S \approx 0$)。一个阻抗为 Z_0 的负载电阻 Z_L 与负载并联（位于接收门输入端与



图eA.35 终端方案: (a) 并联, (b) 串联

地)。当驱动器从0切换到 V_{DD} 时, 它会向线路发送一个电压为 V_{DD} 的波。该波被匹配的负载终端吸收, 不会产生反射。在*series termination*中, 一个源电阻 Z_S 与驱动器串联, 以将源阻抗提高到 Z_0 。负载具有高阻抗($Z_L \approx \infty$)。当驱动器切换时, 它会向线路发送一个电压为 $V_{DD}/2$ 的波。该波在开路负载处反射并返回, 将线路上的电压提升至 V_{DD} 。该波在源终端被吸收。两种方案的相似之处在于, 接收器处的电压在 $t = t_d$ 时刻从0过渡到 V_{DD} , 正如所期望的那样。它们的不同之处在于功耗以及沿线其他位置出现的波形。当线路处于高电压时, 并联终端会通过负载电阻持续消耗功率。串联终端不消耗直流功率, 因为负载是开路的。然而, 在串联终端线路中, 靠近传输线中部的点最初会看到 $V_{DD}/2$ 的电压, 直到反射波返回。如果其他门电路连接到

在线的中间，它们会瞬间看到一个非法的逻辑电平。因此，串联端接最适合 *point-to-point* 通信，即单个驱动器和单个接收器。并联端接更适合具有多个接收器的 *bus*，因为位于线中间的接收器永远不会看到非法的逻辑电平。

A.9.7 Z_0^* 的推导

Z_0 是沿传输线传播的波中电压与电流的比值。本节推导 Z_0 ；它假设读者具备一些电阻-电感-电容（RLC）电路分析的基础知识。

设想将一个阶跃电压施加到半无限长传输线的输入端（因此不存在反射）。图eA.36展示了该半无限长传输线以及长度为 dx 的线段模型。 R 、 L 和 C 分别是单位长度的电阻、电感和电容值。图eA.36(b)展示了包含电阻分量 R 的传输线模型。这被称为 *lossy* 传输线模型，因为能量会在导线的电阻中耗散或损失。然而，这种损耗通常可以忽略不计，我们可以忽略电阻分量，将传输线视为如图eA.36(c)所示的 *ideal* 传输线，从而简化分析。

电压和电流是整个传输线上时间和空间的函数，如公式eA.8和eA.9所示。

$$\frac{\partial}{\partial x} V(x, t) = -L \frac{\partial}{\partial t} I(x, t) \quad (\text{eA.8})$$


$$\frac{\partial}{\partial x} I(x, t) = -C \frac{\partial}{\partial t} V(x, t) \quad (\text{eA.9})$$


对方程eA.8取空间导数，对方程eA.9取时间导数，并代入后得到方程eA.10，即 *wave equation*。

$$\frac{\partial^2}{\partial x^2} V(x, t) = LC \frac{\partial^2}{\partial t^2} V(x, t) \quad (\text{eA.10})$$

Z_0 是传输线上电压与电流的比值，如图eA.37(a)所示。 Z_0 必须与线路长度无关，因为波的行为不能依赖于远处的事物。由于它与长度无关，该阻抗必须仍然

图 eA.36 传输线模型：(a) 半无限长电缆，(b) 有损耗，(c) 理想





图eA.37 传输线模型：(a) 整条线路 (b) 附加长度 dx

在添加少量传输线 Z_0 后， dx 相等，如图eA.37(b)所示。

利用电感和电容的阻抗，我们将图eA.37中的关系改写为方程形式：

$$Z_0 = j\omega L dx + [Z_0 \parallel (1 / (j\omega C dx))] \quad (\text{eA.11})$$

整理后，我们得到

$$Z_0^2 (j\omega C) - j\omega L + \omega^2 Z_0 L C dx = 0 \quad (\text{eA.12})$$

当 dx 趋近于0时，最后一项消失，我们发现

$$Z_0 = \sqrt{\frac{L}{C}} \quad (\text{eA.13})$$

A.9.8 反射系数的推导*


反射系数 k_r 通过电流守恒推导得出。图eA.38展示了一条特性阻抗为 Z_0 、负载阻抗为 Z_L 的传输线。假设存在一个电压为 V_i 、电流为 I_i 的入射波。当该波到达终端时，部分电流 I_L 流经负载阻抗，产生电压降 V_L 。剩余电流以电压为 V_r 、电流为 I_r 的波形式沿传输线反射回去。 Z_0 是沿传输线传播的波中电压与电流之比，因此 ^{V_i}

$$\frac{V_r}{I_r} = \frac{V_i}{I_i} = Z_0$$

线路上的电压是入射波和反射波电压之和。沿正方向流动的线路电流是入射波与反射波电流之差。

$$V_L = V_i + V_r \quad (\text{eA.14})$$

$$I_L = I_i - I_r \quad (\text{eA.15})$$



图eA.38 传输线，显示入射、反射和负载电压及电流

利用欧姆定律并将 I_L 、 I_i 和 I_r 代入方程eA.15, 我们得到

$$\frac{V_i + V_r}{Z_L} = \frac{V_i}{Z_0} - \frac{V_r}{Z_0} \quad (\text{eA.16})$$


重新整理后, 我们求解反射系数 k_r :

$$\frac{V_r}{V_i} = \frac{Z_L - Z_0}{Z_L + Z_0} = k_r \quad (\text{eA.17})$$

A.9.9 综合应用

传输线模型反映了信号在长导线中传播需要时间这一事实, 因为光速是有限的。理想传输线每单位长度具有均匀的电感 L 和电容 C , 且电阻为零。传输线以其特征阻抗 Z_0 和延迟 t_d 为特征, 这些参数可由电感、电容和导线长度推导得出。对于上升/下降时间小于约 $5t_d$ 的信号, 传输线会产生显著的延迟和噪声影响。这意味着, 对于上升/下降时间为2 ns的系统, 长度超过约6 cm的PCB走线必须作为传输线进行分析, 才能准确理解其行为。

一个由驱动长导线的门电路和连接至第二个门电路输入端的数字系统, 可用如图eA.39所示的传输线建模。电压源、源阻抗 Z_s 和开关模拟了第一个门电路在时间0从0切换到1的过程。驱动门无法提供无限电流, 这由 Z_s 建模。对于逻辑门而言, Z_s 通常很小, 但设计者可以选择在门电路上串联一个电阻以提高 Z_s 并匹配线路阻抗。第二个门电路的输入由 Z_L 建模。CMOS电路通常输入电流很小, 因此 Z_L 可能接近无穷大。设计者也可以选择第二个门电路上并联一个电阻, 连接在门电路输入端与地之间, 以使 Z_L 匹配线路阻抗。



图eA.39 用传输线建模的数字系统

当第一个门切换时，电压波被驱动到传输线上。源阻抗和传输线构成一个分压器，因此入射波的电压为

$$V_i = V_s \frac{Z_0}{Z_0 + Z_s} \quad (\text{eA.18})$$

在时间 t_d ，波到达线路末端。一部分被负载阻抗吸收，另一部分被反射。反射系数 k_r 表示被反射的部分： $k_r = V_r/V_i$ ，其中 V_r 是反射波的电压， V_i 是入射波的电压。

$$k_r = \frac{Z_L - Z_0}{Z_L + Z_0} \quad (\text{eA.19})$$

反射波会叠加到线路上已有的电压上。它在时间 $2t_d$ 到达源端，其中一部分被吸收，另一部分再次被反射。反射会持续来回进行，线路上的电压最终趋近于若线路为简单等电位导线时所预期的值。

A.10 经济学

虽然数字设计乐趣无穷，以至于我们中有些人愿意免费从事，但大多数设计师和公司还是希望盈利。因此，经济考量是设计决策中的主要因素。

数字系统的成本可分为*nonrecurring engi- neering* (NRE) costs和*recurring costs*。NRE（一次性工程成本）占系统设计成本，包括设计团队的薪资、计算机与软件成本，以及首个工作单元的生产成本。2021年美国一名设计师的完全负担成本（含薪资、健康保险、退休计划及配备设计工具的计算机）约为每年20万美元，因此设计成本可能相当可观。经常性成本是每个额外单元的成本，包括组件、制造、营销、技术支持及运输。

销售价格不仅必须覆盖系统成本，还必须涵盖其他费用，例如办公室租金、税费以及不直接参与设计工作的员工（如清洁工和首席执行官）的薪资。在支付所有这些开支后，公司仍应获得利润。

示例 eA.3 本试图赚点钱

Ben Bitdiddle 设计了一个精巧的电路用于计数雨滴。他决定出售该设备以赚取一些钱，但需要帮助决定采用哪种实现方式。他决定要么使用 FPGA，要么使用 ASIC。

开发套件用于设计和测试FPGA的费用为1500美元。每个FPGA的成本为17美元。ASIC的掩模组费用为60万美元，每颗芯片成本为4美元。

无论本选择哪种芯片实现方案，他都需要将封装好的芯片安装在印刷电路板（PCB）上，每块电路板成本为1.50美元。他认为每月能售出1000台设备。本说服了一组聪明的本科生将芯片设计作为他们的毕业设计项目，因此设计环节无需他支付任何费用。

如果销售价格必须是成本的两倍（100%利润率），且产品寿命为2年，哪种实施方案是更好的选择？

解决方案 本根据表eA.4中所示，计算了每种方案在两年内的总成本。两年内，本计划销售24,000台设备；表eA.4给出了每种方案的总成本。如果产品寿命仅为两年，FPGA方案显然更优。单位成本为 $\$445,500/24,000 = \18.56 ，销售价格为每台\$37.13，可实现100%的利润率。ASIC方案的成本为 $\$732,000/24,000 = \30.50 ，销售价格则为每台\$61。

表 eA.4 ASIC与FPGA成本对比

Cost	ASIC	FPGA
NRE	\$600,000	\$1500
Chip	\$4	\$17
PCB	\$1.50	\$1.50
TOTAL	$\$600,000 + (24,000 \times \$5.50)$ $= \$732,000$	$\$1500 + (24,000 \times \$18.50)$ $= \$445,500$
Per unit	\$30.50	\$18.56

示例 eA.4 本变得贪婪

在看到自己产品的营销广告后，本认为他每月能售出的芯片数量比最初预期的还要多。如果他选择ASIC方案，那么他每月需要销售多少台设备，才能使ASIC方案比FPGA方案更有利可图？

本·求解他在两年内需要销售的最小单位数量N：

$$\$600,000 + (N \times \$5.50) = \$1500 + (N \times \$18.50)$$

解方程得出 $N = 46,039$ 个单位，即每月1,919个单位。他需要将月销量几乎翻倍，才能从ASIC解决方案中获益。

示例 eA.5 本不再那么贪婪

本意识到自己眼大肚小，认为每月销量不会超过1000台。但他确实认为产品寿命可以超过2年。在每月1000台的销量下，产品寿命需要多长才能使ASIC方案值得采用？

解决方案：如果Ben的总销量超过46,039台，ASIC选项是最佳选择。因此，Ben需要以每月1,000台的销量持续销售至少47个月（向上取整），这几乎相当于4年。到那时，他的产品很可能已经过时了。

芯片通常从分销商处购买，而非直接从制造商处购买（除非您订购数万件）。Digikey（www.digikey.com）和Arrow（www.arrow.com）是销售各类电子产品的主要分销商。Jameco（www.jameco.com）和All Electronics（www.allelectronics.com）拥有品类丰富的目录，价格具有竞争力，非常适合爱好者。